PAT-NO:

JP02002134754A

DOCUMENT-IDENTIFIER:

JP 2002134754 A

TITLE:

THIN-FILM TRANSISTOR INTEGRATED CIRCUIT AND IMAGE

DISPLAY ELEMENT

PUBN-DATE:

May 10, 2002

INVENTOR-INFORMATION:

NAME

YAMAMOTO, SHINICHI ASSIGNEE-INFORMATION: COUNTRY N/A

NAME MATSUSHITA ELECTRIC IND CO LTD

COUNTRY N/A

APPL-NO:

JP2000325301

APPL-DATE: October 25, 2000 INT-CL (IPC): H01L029/786, G09F009/30 , H01L021/20 , H01L021/265 , H01L021/336

ABSTRACT:

PROBLEM TO BE SOLVED: To improve the dispersion of a display image due to the dispersion of the characteristic of driving TFT, by controlling the threshold voltage of a thin-film transistor in a low temperature process, in a liquid crystal image display device.

SOLUTION: A non-single crystal semiconductor thin film 2 is formed in an insulating substrate 0 for manufacturing a $\frac{\text{thin-film}}{\text{film}}$ semiconductor. The semiconductor $\frac{\text{thin film}}{\text{thin film}}$ 2 is irradiated with a strong $\frac{\text{laser}}{\text{laser}}$ beam, exceeding minimum crystallization energy, non-single crystal is changed into polycrystal, and the activated layer of the thin-film transistor TFT is formed. The resistance of a polycrystalline thin film is measured by using a device measuring high sheet resistance, and the threshold voltage of TFT is predicted in advance.

COPYRIGHT: (C) 2002, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-134754 (P2002-134754A)

(43)公開日 平成14年5月10日(2002.5.10)

(51) Int.Cl.7		識別記号	F I			テーマコード(参考)		
H01L	29/786			G 0	9 F 9/30		338	5 C 0 9 4
G09F	9/30	338					365Z	5 F O 5 2
		365		H 0	1 L 21/20			5 F 1 1 0
H01L	21/20				21/265		603B	
	21/265	603			29/78		618F	
			審査請求	有	請求項の数24	OL	(全 10 頁)	最終頁に続く

(21)出願番号

特願2000-325301(P2000-325301)

(22)出願日

平成12年10月25日(2000, 10, 25)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 山本 伸一

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)


最終頁に続く


(54) 【発明の名称】 蒋膜トランジスタ集積回路および画像表示素子

(57)【要約】

【課題】 液晶画像表示装置において、低温プロセスにおける薄膜トランジスタの閾値電圧を制御することにより、駆動用TFTの特性のバラッキによる表示画面のバラッキを改善することである。

【解決手段】 薄膜半導体を製造する為、先ず絶縁基板 0に非単結晶の半導体薄膜2を成膜する。続いて、最低 結晶化エネルギーを超える強度のレーザ光を半導体薄膜 2に照射して非単結晶を多結晶に転換し薄膜トランジス タTFTの活性層を形成する。その後、高シート抵抗を 測定できる装置を用いて多結晶薄膜の抵抗を測定し、T FTの閾値電圧を予め予測する。





10/16/2006, EAST Version: 2.0.3.0

【特許請求の範囲】

【請求項1】 一画素毎に電圧駆動される薄膜表示素子 を有する画像表示装置において、この薄膜表示素子に駆 動電圧を印加する駆動用TFTの活性層を形成するとと もに、前記活性層を構成するポリシリコンの不純物注入 前のシート抵抗値が1.0×10¹¹ ohm/sq.以下であること特 徴とする薄膜トランジスタ集積回路。

【請求項2】 一画素毎に電圧駆動される薄膜表示素子

を有する画像表示装置において、この薄膜表示素子に駆 動電圧を印加する駆動用TFTの活性層を形成するとと 10 もに、活性層を構成するポリシリコンの不純物注入前の シート抵抗値が1.0×10¹¹ ohm/sq.以下であること特徴と する薄膜トランジスタ集積回路を集積したアレイ基板。 【請求項3】 一画素毎に電圧駆動される薄膜表示素子 を有する画像表示装置において、この薄膜表示素子に駆 動電圧を印加する駆動用TFTの活性層を形成するとと もに、活性層を構成するポリシリコンの不純物注入前の シート抵抗値が1.0×10¹¹ ohm/sq. 以下である薄膜トラン ジスタ集積回路を用いたことを特徴とする画像表示素 子。

【請求項4】 一画素毎に電圧駆動される薄膜表示素子 を有する画像表示装置において、この薄膜表示素子に駆 動電圧を印加する駆動用TFTの活性層を形成するとと もに、活性層を構成するポリシリコンの不純物注入前の シート抵抗値が1.0×10¹¹ ohm/sq. 以下とした薄膜トラン ジスタ集積回路を用いたことを特徴とする有機エレクト ロルミネセンス (EL)表示装置。

【請求項5】 一画素毎に電圧駆動される薄膜表示素子 を有する画像表示装置において、この薄膜表示素子に駆 動電圧を印加する駆動用TFTの活性層を形成するとと 30 もに、活性層を構成するポリシリコンの不純物注入前の シート抵抗値が1.0×10¹¹ ohm/sq. 以下であるように制御 することができることを特徴とする前記活性層を作製す るための製造装置。

【請求項6】 多結晶シリコン膜が、非晶質シリコン膜 をレーザーアニールによって結晶化する際、前記非晶質 シリコン膜の表面または内部にアクセプタとなる金属不 純物が1E15/cm³以上であることを特徴とする非晶質シリ コン膜。

【請求項7】 レーザーアニール後の多結晶シリコン膜 40 内部に、かつ、不純物注入前の工程において、アクセプ タとなる金属不純物が1E15/cm³以上存在することを特徴 とする多結晶シリコン膜。

【請求項8】 多結晶シリコン膜が、非晶質シリコン膜 をレーザーアニールによって結晶化する際、前記非晶質 シリコン膜の表面または内部に金属不純物が汚染されて おり、汚染度が1E15/cm³以上であることを特徴とする前 記非晶質シリコン膜を多結晶シリコン膜にポリ化した薄 膜トランジスタ集積回路を集積したアレイ基板。

をレーザーアニールによって結晶化する際、前記非晶質 シリコン膜の表面または内部に金属不純物が汚染されて おり、汚染度が1E15/cm³以上である前記非晶質シリコン 膜を多結晶シリコン膜にポリ化した薄膜トランジスタ集 積回路を用いたことを特徴とする画像表示素子。

【請求項10】 多結晶シリコン膜が、非晶質シリコン 膜をレーザーアニールによって結晶化する際、前記非晶 質シリコン膜の表面または内部に金属不純物が汚染され ており、汚染度が1E15/cm³以上である前記非晶質シリコ ン膜を多結晶シリコン膜にポリ化した薄膜トランジスタ 集積回路を用いたことを特徴とする有機エレクトロルミ ネセンス (EL)表示装置。

【請求項11】 多結晶シリコン膜が、非晶質シリコン 膜をレーザーアニールによって結晶化する際、前記非晶 質シリコン膜の表面または内部に金属不純物が汚染され ており、汚染度が1E15/cm³以上であることを特徴とする 前記非晶質膜を作製するための製造装置。

【請求項12】 前記駆動用TFTのゲート容量を、次 の表示用データ書き込み時間までそのゲート電圧を保持 20 するのに十分な容量を持つように形成したことを特徴と する請求項3に記載の画像表示素子。

【請求項13】 駆動用TFTの活性層であるポリシリ コンの前記の厚さが30nm以上100nm以下であることを特 徴とする請求項1に記載の薄膜トランジスタ集積回路。 【請求項14】 駆動用TFTの活性層は450℃以下の レーザーアニールによつて結晶化されることを特徴とす る請求項1に記載の薄膜トランジスタ集積回路。

【請求項15】 ポリシリコン薄膜トランジスタは、活 性層の下に厚さ100m以上、表面粗さが中心線平均粗さ で3nm以下の絶縁膜であることを特徴とする請求項1、 13、14のいずれかに記載の薄膜トランジスタ集積回 路。

【請求項16】 多結晶シリコンが、非晶質シリコン を、エキシマ・レーザーを用いたレーザアニールにより 形成したものであることを特徴とする請求項1、13、 14、15のいずれかに記載の薄膜トランジスタ集積回 路。

【請求項17】 多結晶シリコン膜が、非晶質シリコン 膜を、短波長の高エネルギーパルスレーザ光照射によ り、多結晶シリコンに変換した多結晶シリコン膜である ことを特徴とする請求項1、13~16のいずれかに記 載の薄膜トランジスタ集積回路。

【請求項18】 多結晶シリコン膜が、非晶質シリコン 膜をエッチングしたのち短波長の高エネルギーパルスレ ーザ光照射により、多結晶シリコンに変換した多結晶シ リコン膜であることを特徴とする請求項1、13~17 のいずれかに記載の薄膜トランジスタ集積回路。

【請求項19】 多結晶シリコン膜が、非晶質シリコン 膜表面を酸化膜で覆った後、短波長の高エネルギーパル 【請求項9】 多結晶シリコン膜が、非晶質シリコン膜 50 スレーザ光照射により、多結晶シリコンに変換した多結

10/16/2006, EAST Version: 2.0.3.0

晶シリコン膜であることを特徴とする請求項1、13~ 18のいずれかに記載の薄膜トランジスタ集積回路。

【請求項20】 酸化膜がオゾン水を照射することによ り形成されることを特徴とする請求項19に記載の薄膜 トランジスタ回路。

【請求項21】 酸化膜を形成するオゾン水を照射する 前に汚染を除去したことを特徴とする請求項20に記載 の薄膜トランジスタ回路。

【請求項22】 絶縁基板に非単結晶の半導体薄膜を成 膜する第1の工程と、最低結晶化エネルギーを超える強 10 度のレーザ光を半導体薄膜に照射して前記非単結晶を多 結晶に転換し、前記多結晶が1.0×1011 ohm/sq.以下のシ ート抵抗である薄膜トランジスタの活性層を形成する第 2の工程と、薄膜トランジスタの閾値電圧を調整するた めに前記活性層にシート抵抗から概算した濃度を不純物 注入する処理を行ない、前記活性層に注入された不純物 を1.5×1018/cm3未満の実効濃度で活性化する第3の工 程と、前記活性層をチャネル領域としてそのまま残す部 分以外の半導体薄膜に不純物を選択的に注入して少なく とも薄膜トランジスタのソース領域及びドレイン領域を 20 形成する第4の工程とを行なう薄膜半導体装置の製造方 法。

【請求項23】 前記第4の工程は、ソース領域及び/ 又はドレイン領域とチャネル領域との間にソース領域及 び/又はドレイン領域と同一導電型でより低濃度且つチ ャネル領域より高濃度の不純物を注入して低濃度不純物 領域を形成する処理を含んでいる請求項22記載の薄膜 半導体装置の製造方法。

【請求項24】 無アルカリガラスからなる絶縁基板に 薄膜トランジスタを形成する為、第1ないし第4の工程 30 を含む全ての工程は600℃以下の処理温度で実行され る請求項22または23記載の薄膜半導体装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は薄膜半導体装置の製 造方法に関する。詳しくは、例えば1000cm²以上の大面 積を有するガラス等の絶縁基板に成膜された非単結晶性 の半導体薄膜に対し不純物イオンを選択的に注入して低 濃度不純物領域、高濃度不純物領域及びチャネル領域を 40 備えた薄膜トランジスタを集積形成し、且つ600℃以 下の低温プロセスで必要な熱処理等を行なって薄膜半導 体装置を製造する方法に関する。より詳しくは、薄膜ト ランジスタの閾値電圧調整の為の不純物イオン注入方法 及び活性化方法に関する。

[0002]

【従来の技術】液晶ディスプレイ等に用いられる大面積 の薄膜半導体装置が盛んに開発されている。従来、画素 スイッチング用として薄膜半導体装置に集積形成される

が一般的であった。しかしながら、非晶質シリコン薄膜 トランジスタはキャリア移動度が低く十分な動作特性を 備えていない為、周辺の駆動回路等を絶縁基板上に集積 形成することができなかった。近年では多結晶シリコン 薄膜トランジスタを用いた薄膜半導体装置が開発されて いる。多結晶シリコン薄膜トランジスタは非晶質シリコ ン薄膜トランジスタに比べ動作特性が優れており、画素 スイッチング用に加え周辺駆動回路のデバイスとしても 利用できる。この様に、多結晶シリコン薄膜トランジス タを用いた薄膜半導体装置は大面積の駆動回路内蔵型高 解像度液晶ディスプレイ等に最適であり、盛んに研究開 発が行なわれている。一般に、多結晶シリコン薄膜トラ ンジスタの製造では、1000℃以上の熱処理を含む高 温プロセスと、プロセス最高温度が600℃以下に抑制 された低温プロセスとに分けられる。比較的コスト等で 有利なガラスを絶縁基板として用いる為には低温プロセ スが必須であり、現在主流となっている。

[0003]

【発明が解決しようとする課題】ところで、従来の低温 プロセスでは薄膜トランジスタの閾値電圧(Vth)の 制御が困難であり現実には行なわれていなかった。一般 に、薄膜トランジスタの閾値電圧を調整する為には半導 体薄膜のチャネル領域(活性層)に比較的低いドーズ量 で不純物イオンを制御よく注入し且つ活性化する必要が あるが、従来の低温プロセスではこれらの処理が困難で あった。また活性層にあらかじめ不純物が混入されてい る場合は全てが熱処理で活性化されてしまう。

【0004】しかしながら、薄膜トランジスタを高性能 化し、且つ大面積の絶縁基板上で薄膜トランジスタの動 作特性を均一化する為には、閾値電圧の制御が必須にな っている。従来の低温プロセスでは薄膜トランジスタの 閾値電圧の制御を行なっていない為、例えば閾電圧(V th) が工程上のばらつきでデプレッション側に振れた 場合、補償が不可能となり薄膜トランジスタのリーク電 流が増大し、画素の輝点欠陥になることがあった。また 非晶質シリコン表面に初期から不純物汚染があるとその ままレーザーアニールすることにより汚染不純物が活性 化され各トランジスタにチャネルドープが必要となる。 [0005]

【課題を解決するための手段】本発明は上述した従来の 技術の課題を解決するため、薄膜トランジスタの閾値電 圧調整の為の不純物注入処理及び活性化処理を正確に制 御可能な薄膜半導体および装置の製造方法を提供するこ とを目的とする。かかる目的を達成する為に以下の手段 を講じた。即ち、本発明によれば、薄膜半導体装置を製 造する為、先ず絶縁基板に非単結晶の半導体薄膜を成膜 する第1の工程を行なう。

【0006】次に、第2の工程で、最低結晶化エネルギ ーを超える強度のレーザ光を半導体薄膜に照射して非単 薄膜トランジスタは非晶質シリコンを活性層とする構造 50 結晶を多結晶に転換し薄膜トランジスタの活性層を形成 する。

【0007】次に高抵抗を測れるシート抵抗器を用いて 抵抗値をモニターしておく。

【0008】さらに第3の工程で、薄膜トランジスタの関値電圧を調整する為あらかじめ測定したシート抵抗値に見合った不純物を前記活性層に所定の濃度で不純物注入する処理を行なった後、熱処理を行う。あるいは最低結晶化エネルギーよりも大きく多結晶の平均結晶粒径が最大となるエネルギー以下の強度を有するレーザ光を半導体薄膜に照射する処理を行ない、前記活性層に注入された不純物を1.5×10¹⁸/cm³未満の実効濃度で活性化する。

【0009】最後に第4の工程で、活性層をチャネル領域としてそのまま残す部分以外の半導体薄膜に不純物を選択的に注入して少なくとも薄膜トランジスタのソース領域及びドレイン領域を形成する。

【0010】好ましくは、前記第4の工程は、ソース領域及び/又はドレイン領域とチャネル領域との間にソース領域及び/又はドレイン領域と同一導電型でより低濃度且つチャネル領域より高濃度の不純物を注入して低濃度不純物領域を形成する処理を含んでいる。なお、本発明の好ましい実施形態では、無アルカリガラスからなる絶縁基板に薄膜トランジスタを形成する為、第1ないし第4の工程を含む全ての工程は600℃以下の処理温度で実行される。

【0011】本発明によれば、プロセス最高温度が例えば600℃以下に設定された薄膜半導体装置の製造方法において、薄膜トランジスタの閾値電圧制御の為少なくとも活性層(チャネル領域)に所定の不純物種をイオン注入等で導入している。特徴事項として、活性層に導入30された不純物イオンを熱処理またはレーザ光の照射により活性化している。この際、非単結晶を多結晶に転換する為に必要な最低結晶化エネルギーよりも大きく、多結晶の平均結晶粒径が最大となるエネルギー以下に設定されたレーザ光を照射する。さらに、活性化した不純物イオンの濃度が1.5×10¹⁸/cm³未満となる様に制御する。かかる注入処理及び活性化処理により薄膜トランジスタの閾値電圧を正確に制御することが可能になる。【0012】

【発明の実施の形態】以下図面を参照して本発明の最良 40 な実施形態を詳細に説明する。図1は本発明にかかる薄膜半導体装置製造方法の第1実施形態を示す工程図である。本実施形態では、1000cm²以上の面積を有する絶縁基板に成膜された非単結晶性の半導体薄膜に対し不純物イオンを選択的に注入して低濃度不純物領域、高濃度不純物領域及びチャネル領域を備えた薄膜トランジスタを集積形成し、且つ600℃以下のプロセス温度で必要な熱処理を行なって薄膜半導体装置を製造している。本実施形態の薄膜トランジスタはトップゲート構造を有し、Nチャネル型及びPチャネル型の両者を含んでいる。但 50

し、図示を容易にする為に、Nチャネル型の薄膜トラン ジスタのみを示している。この薄膜トランジスタはチャ ネル領域の幅寸法Wが10μmであり、チャネル領域の長 手寸法が4μmに設定されている。先ず図1(a)に示 す様に、ガラス等からなる絶縁基板〇の上に下地膜とし てのバッファ層1を形成する。例えば、SiO2膜又は SiNx膜を約100nm~200nmの厚みで堆積しバッ ファ層1とする。なお、このバッファ層1は必ずしも必 要ではない。続いて、プラズマCVD法又はLPCVD 法等で、非晶質シリコンからなる半導体薄膜2を約30 nm~80nmの膜厚で成膜する。なお、これらのバッファ 層1や半導体薄膜2が全面的に成膜された絶縁基板0の 寸法は30cm×35cmである。ここで、非晶質シリコン からなる半導体薄膜2の成膜にプラズマCVD法を用い た場合は、膜中の水素を脱離させる為にアニールを行な う。このアニールは窒素雰囲気中に絶縁基板0を投入し 400~450℃の温度で1時間程度加熱する。なお、この脱 水素化アニールはRTA等のランプアニールを用いても良 い。続いて、レーザアニール又は固相成長等の手段を用 いて非晶質シリコンを結晶化させ多結晶シリコンに転換

【0013】次にこの多結晶シリコンのシート抵抗を測定し抵抗値をモニターしておく。多結晶シリコン膜は高抵抗であることが予測されるため4端子4探針測定では難しい。そのためドーナツ状に作成したリング状の電極を作製し高抵抗測定用の装置とした。10V程度印加すると簡単にシート抵抗を測定することができる。

【0014】このシート抵抗値により閾値電圧Vthを 予め予測することができる。

【0015】その後この多結晶シリコンに転換された半導体薄膜2をエッチングでアイランド状にパタニングし、薄膜トランジスタの素子領域とする。エッチングされた半導体薄膜2を被覆する様にゲート絶縁膜3を形成する。例えば、プラズマCVD法、常圧CVD法、減圧CVD法、医CR-CVD法、スパッタ法等でSiO2膜を50nm~400nm堆積成長させゲート絶縁膜3とする。

【0016】ここで、必要に応じ、大電流イオンインプランテーション装置を用いて第1注入工程(追加のイオ 2 ンビーム注入工程)を行なう。即ち、イオン源から生じた不純物イオンを質量分離にかけて目的のイオン種のみを取り出し且つビーム状に整形して得られた第1のイオンビームを走査しながら1×10¹³/cm²未満のドーズ量で半導体薄膜2に注入し、後工程でチャネル領域となる部分の不純物濃度を調整して薄膜トランジスタの閾値電圧Vthを予めシート抵抗値から概算して制御しておく。この処理に用いる大電流イオンインプランテーション装置は磁場偏向器を備えており、静電偏向では走査が困難な程度に大電流のイオンビームを磁場偏向で走査する事により1000cm²以上の大面積を有する絶縁基板0の

効率的な処理を可能にする。具体的には、目的のイオン種である B^+ を薄膜トランジスタ(TFT)のV thを制御する目的でドーズ量を $1\times10^{12}/cm^2\sim8\times10^{12}/cm^2$ 程度に設定し、イオン注入を行なう。この時の加速電圧は例えば10kVに設定する。又、イオンビーム電流は $4\mu A\sim10\mu A$ であり、水平方向の走査周波数は1kZであり、垂直方向の走査速度は30mZsecであり、ビームスポットのオーバーラップ量は66.7%であり、垂直方向の走査サイクルは $8sycles\sim10cycles$ であり、イオン注入に要した総時間は $300sec\sim40$ 100sec である。なお、このV th制御の為の第1注入工程はゲート絶縁膜3の成膜前に行なっても良い。またこの注入は質量分離型の注入機でリボンビームをガラス基板上に走査することにより注入してもよい。

【0017】次に図1(b)に示す様に、絶縁基板0の上にA1,Ti,Mo,W,Ta,低抵抗化ポリシリコン、あるいはこれらの合金を200nm~800nmの厚みで成膜し、所定の形状にパタニングしてゲート電極4に加工する。次いで、第1注入工程と同様に磁場偏向器を備えた大電流イオンインプランテーション装置を用いて20第2注入工程(イオンビーム注入工程)を行なう。即ち、イオン源から生じた不純物イオンを質量分離にかけて目的のイオン種のみを取り出し且つビーム状に整形して得られた第2のイオンビーム5を走査しながら1×1014/cm²未満のドーズ量で半導体薄膜2に注入し、TFTの低濃度不純物領域8-1を形成する。具体的には、ゲート電極4をマスクとして目的のイオン種であるP*をイオン注入する。この時のドーズ量は6×1012/cm²~5×1013/cm²に設定する。

【0018】さらに図1(c)に示す様に、Nチャネル 30 トランジスタ用のレジストパタン6を形成し、ゲート電 極4を含めてその周囲を被覆する。ここでイオンドーピ ング装置を用いて第3注入工程(イオンシャワー工程) を行なう。即ち、別のイオン源から生じた不純物イオン を質量分離にかける事なく目的のイオン種を含んだまま 電界加速して得られたイオンシャワーフを走査する事な く1×1014/cm2以上のドーズ量で半導体薄膜2に注 入し、TFTの高濃度不純物領域8-2を形成する。具体 的には、目的のイオン種であるP+を1×10¹⁵/cm²程 度のドーズ量でイオン注入する。このイオンドーピング 40 装置はバケットタイプのチャンバから一括して不純物イ オンを引き出し、絶縁基板〇の全面に照射する為、スル ープットは高く搬送を含めても1枚当たりの処理時間は 1 min程度である。なお、場合によってはイオンドーピ ング装置の代わりに前述したイオンインプランテーショ ン装置を用いて第3注入工程を行っても良い。以上の処 理により、ゲート電極4の直下には予めVthが調整さ れたチャネル領域Chが形成され、その両側には低濃度 不純物領域8-1からなるLDD領域が形成され、さらに その両側には高濃度不純物領域8-2からなるソース領域

)

S及びドレイン領域Dが形成される。なお、絶縁基板 O上にCMOS回路を集積形成する場合には、Nチャネルトランジスタ用のレジストパタン6に代えてPチャネルトランジスタ用のレジストパタンを形成し、イオン源のガス系を 5% B2 He/H2に切り換え、ドーズ量 1×1015/cm²程度でB*をイオン注入すれば良い。

【0019】最後に図1(d)に示す様に、薄膜トラン ジスタTFTをPSG等からなる層間絶縁膜9で被覆す る。その膜厚は約600m程度である。この状態で30 ○℃~400℃の温度下アニールを行ない、半導体薄膜 2に注入されたドーパントを活性化させる。この様な低 温活性化アニールの代わりにレーザ活性化アニールを行 なっても良い。さらに、層間絶縁膜9にコンタクトホー ルを開口した後、AI-Si等からなる金属膜をスパッ タリングにより成膜し、所定の形状にパタニングして配 線電極10に加工する。この配線電極10の上を順にS i O₂膜11及びSiNx膜12で被覆する。これらの膜 の合計厚みは200mm~400mm程度である。この状態 で絶縁基板○を窒素雰囲気中に投入し350℃程度の温 度で1時間程度水素化アニールを実行する。これによ り、SiO2膜11に含有されていた水素が半導体薄膜 2に導入され、薄膜トランジスタTFTの動作特性を改 善できる。以上の様にして薄膜半導体装置が完成する。 なお、この薄膜半導体装置を液晶ディスプレイに用いる 場合、さらにSiNx膜12の上にITO等からなる画 素電極を形成する場合がある。以上に説明した薄膜半導 体装置のプロセス温度は最高が脱水素アニールの400 **℃~4**50℃である。

【0020】図2は、前述した第1注入工程及び第2注 入工程で用いられる大電流イオンインプランテーション 装置の具体的な構成を示すブロック図である。図示する 様に、本装置はイオン源31、質量分離器32、四重極 レンズ33、偏向マグネット34、角度補正マグネット 35、ワークステーション36等を備えている。イオン 源31から発生したイオンビームは質量分離器32を通 り質量分離される。さらに、四重極33を介して偏向マ グネット34に入射する。この後角度補正マグネット3 5を通過する事により、基板に対するイオンビームの角 度を調節し、ドーズ量の基板面内分布を均一化する。最 後にイオンビームはワークステーション36に載置され た絶縁基板上に入射する。四重極レンズ33は大電流イ オンビームに伴なう空間電荷効果に起因する結像位置の 変化を補償する為に装入されている。かかる構成を有す る大電流イオンインプランテーション装置のさらに具体 的な光学系は、例えばNuclear Instrum ents and Methods in Physi cs Research A363 (1995) p. 4 68に開示されている。この大電流イオンインプランテ ーション装置は投入可能な最大基板サイズが32cm×4 50 Ocmであり、最大ビーム電流は16mAであり、注入エネ

ルギーは10KeV~100KeVの間で可変であり、ドーズ 量は1×10¹²/cm²~1×10¹⁶/cm²の範囲で制御可 能である。又、注入可能なイオン種としてはP+とB+に 対応している。本イオンインプランテーション装置の特 徴は、大電流のイオンビームを電場ではなく磁場によっ て走査させる事にあり、この為従来静電偏向器では困難 であった大電流イオンビームの走査も可能となってい る。磁場偏向型の走査系を持つ為、10m以上の大電流 イオンビームを用いて基板を枚葉で処理する事ができ る。加えて、イオン注入時間も数10秒~数分以内で完 10 了し、スループット低下の心配もない。大電流イオンビ ームのスポットサイズは90m×90mの正方形であ る。

【0021】図3は、上述した第3注入工程で用いられ るイオンドーピング装置の一例を示すブロック図であ る。このイオンドーピング装置は基板サイズに相当する 開口部を持つ大型であり、容量結合型高周波放電により プラズマを発生させるイオン源51を主体とする。イオ ン源51はマッチングボックス52を介して高周波電源 53に接続されている。4枚の多孔電極(第1電極5 4、第2電極55、抑制電極56、接地電極57)で形 成された引き出し、加速電極系によりイオンシャワー5 8を引き出す。

【0022】4枚電極構成のイオン源としては1段加速 方式と2段加速方式があるが、本例では前者を採用して いる。この1段加速方式の場合単一の加速電圧でイオン エネルギーを決定できる。又、エネルギーとは独立した 引き出し電流の制御でプラズマからのイオンの引き出し 状態を調整できる。即ち、この1段加速方式では引き出 し電源59、加速電源60、抑制電源61を別々に備え 30 ている。図示する様にイオンドーピング装置はイオンイ ンプランテーション装置と異なり加速管や走査部は持た ない。必要なエネルギーはイオン源の引き出し・加速電 極系で決まる。一方、必要な基板サイズに相当するイオ ンシャワー58の大きさについては、イオン源の多孔領 域を基板サイズに応じたものを使用する。従って、基板 サイズの大型化に伴ない、イオン源が大型化する事にな る。現状の40cm×50cm基板対応のイオン源では、最 大径が1.2mにまでなっている。

【0023】図4は本発明にかかる半導体装置製造方法 40 の第2実施形態を示す工程図である。図1に示した第1 実施形態と対応する部分については対応する参照番号を 付して理解を容易にしている。本実施形態ではボトムゲ ート構造の薄膜トランジスタを集積形成している。図示 を容易にする為、Nチャネル型の薄膜トランジスタのみ を示している。そのチャネル幅は10.µmであり、チャ ネル長は7µmである。先ず図4(a)に示す様に、ガ ラス等からなる絶縁基板 Oの上にSiO2 膜又はSiNx 膜等を約100nm~200nmの厚みで形成し、バッファ

る。次いで、AI, Ta, Mo, W, Cr又はこれらの 合金からなる金属膜を100nm~200nmの厚みで形成 し、所定の形状にパタニングしてゲート電極4に加工す る。ゲート電極4の材料としてA1,Ta,Mo/Ta 等を用いた場合はその表面を陽極酸化する事でゲート絶 縁膜3aを形成できる。次いで、プラズマCVD法、常 圧CVD法、減圧CVD法等でSiNxを50nm堆積し さらに連続してSiO2を約200m堆積し、ゲート絶 緑膜3 b とする。 さらにこの上に、連続的に非晶質シリ コンからなる半導体薄膜2を約30㎜~80㎜の厚みで 成膜する。ここでプラズマCVD法を用いた場合は、膜 中の水素を脱離させる為に窒素雰囲気中で400℃~4 50℃、1時間程度のアニールを行なう。この脱水素化 アニールはRTP等のランプアニールを用いても良い。 ここで、TFTのVthを制御する目的で大電流イオン インプランテーション装置を用いB+をイオン注入す る。そのドーズ量は $1 \times 10^{12} / \text{cm}^2 \sim 6 \times 10^{12} / \text{cm}^2$ 程度に設定される。

【0024】この段階でレーザアニール法あるいは固相 20 成長法を用いて非晶質シリコンを多結晶シリコンに転換 する。シート抵抗を測定後、転換された多結晶シリコン からなる半導体薄膜2を薄膜トランジスタの素子領域の 形状にパタニングする。

【0025】次に図4(b)に示す様に、SiO₂を約 100nm~300nmの厚みで形成し、ゲート電極4をマ スクとした裏面露光によりパタニングしストッパ6 aに 加工する。次いで、大電流イオンインプランテーション 装置を用い、ストッパ6aをマスクとしてPサイオンを 半導体薄膜2に注入し、低濃度不純物領域8-1を形成す る。この時のドーズ量は6×10¹²/cm²~5×10¹³ ∕cm²である。

【0026】図4(c)に示す様に、Nチャネルトラン ジスタ4のレジストパタン6を形成する。このレジスト パタン6をマスクとして大電流イオンインプランテンシ ョン装置によりP*を半導体薄膜2に注入し、高濃度不 純物領域8-2を形成する。この時のドーズ量は1×10 15/cm²程度である。なお、CMOS回路を絶縁基板O 上に形成する場合には、Nチャネルトランジスタ用のレ ジストパタン6とは別にPチャネルトランジスタ用のレ ジストパタンを形成し、イオン種をP+からB+に切り換 えてイオン注入すれば良い。

【0027】この時のドーズ量は1×10¹⁵/cm²程度 である。なお、第1実施形態と同様にこの高濃度不純物 領域形成では質量非分離型のイオンドーピング装置を用 いても良い。以上の様にして、ボトムゲート構造の薄膜 トランジスタTFTが集積形成される。ストッパ6aの 直下にはチャネル領域Chが形成され、その両側には低 濃度不純物領域8-1からなるLDD領域が形成され、さ らにその両側には高濃度不純物領域8-2からなるソース 層1とする。絶縁基板0の大きさは30cm×35cmであ 50 領域S及びドレイン領域Dが形成される。この後、30

0℃~400℃程度でアニールし、半導体薄膜2に注入 されたドーパントを活性化させる。この活性化アニール をレーザアニールで行なっても良い事は第1実施形態と 同様である。

【0028】最後に図4(d)に示す様に、SiO2を 20nm程度の厚みで成膜し、層間絶縁膜9とする。この 層間絶縁膜9にコンタクトホールを開口した後、Mo, A 1 等の金属膜を 2 0 0 nm~ 4 0 0 nmの厚みでスパッタ リングし、所定の形状にパタニングして配線電極10に 加工する。この上にSiO₂膜11及びSiN₂膜12を 10 重ねて200nm~400nm堆積する。さらに、絶縁基板 0を窒素雰囲気中に投入し350℃の温度に1時間保持 して水素化アニールを行ない、薄膜半導体装置を完成さ せる。本実施形態のプロセス最高温度は脱水素アニール 0400°~450°° cons.

【0029】図5は、薄膜トランジスタの閾電圧Vth とチャネル領域に対する不純物イオンのドーズ量との関 係を示すグラフである。このドーズ量はシート抵抗値か ら予め予測して見合った分を注入したものである。この グラフは本発明の第2実施形態で作成された薄膜トラン 20 od)とみなすべきである。 ジスタの実測データであり、Nチャネルトランジスタと Pチャネルトランジスタの両方を示している。このグラ フはゲート電圧を-10Vから+15Vまで掃引し、ド レイン電圧を10Vに設定した条件下でVthを測定し ている。(a)に示す様に、Nチャネルトランジスタの 場合、ドーズ量が3×1012/cm2(一番ドーズ量の多い 点)の時、全くイオン注入を行なっていないNチャネル トランジスタに対し、Vthを約0.5Vエンハンスメン ト方向にシフトする事ができる。

【0030】一方(b)に示す様に、Pチャネルトラン 30 ジスタはNチャネルトランジスタほど顕著にVthがシ フトしていない。それでも、 B^{+} を 3×10^{12} /cm²のド ーズ量で注入した場合、全くイオン注入をしていないP チャネルトランジスタに比べ、Vthを約0.1Vデプレ ッション側にシフトさせる事ができる。

【0031】図6は、第2実施形態で作成したNチャネ ルトランジスタのゲート電圧/ドレイン電流特性を示す グラフである。(a)はチャネル領域に対するドーズ量 が1×10¹³/cm²未満の場合の特性を示し、(b)は チャネル領域に対するドーズ量が1×10¹³/cm²を超 えた場合の特性を表わしている。閾値電圧制御用のドー ズ量が1×10¹³/cm²を超えると、(b)に示す様に 薄膜トランジスタのゲート電圧/ドレイン電流特性に異 常が現われる。従って、Vth制御用のB+のドーズ量 は1×10¹³/cm²未満に調整する事が必要であり、望 ましくは3×10¹²/cm²以下である。この様にすれ ば、(a)に示す様に薄膜トランジスタの正常なゲート 電圧/ドレイン電流特性が得られる。なお、以上の結果 は第2実施形態で得られた薄膜トランジスタに関するも のであるが、第1実施形態で作成された薄膜トランジス 50 2 半導体薄膜

夕についても同様の事がいえる。

【0032】図7は、第2実施形態で作成されたNチャ ネル薄膜トランジスタにおける低濃度不純物領域(LD D領域)のドーズ量とリーク電流との関係を示すグラフ である。このグラフから明らかな様に、リーク電流はし DD領域のドーズ量に略比例している。

【0033】LDD領域のP⁺のドーズ量が1×10¹⁴ /cm²を超えると、リーク電流は1 OpA以上となり、L DD領域を設けた効果が殆ど失われる。従って、LDD 領域に対するドーズ量はP+イオンの実効ドーズ量に換 算して1×1014/cm2未満である事が必要になる。

【0034】好ましくは、5×1013/cm2以下に制御 する事が良い。以上、第2実施形態で作成されたサンプ ルを例にとり説明したが、第1実施形態で製造された薄 膜トランジスタについても同様の事がいえる。又、Nチ ャネルトランジスタばかりでなくPチャネルトランジス 夕についても同様の事がいえる。

【0035】シート抵抗から概算して5×1013/cm2 以上注入しなければならない場合、この基板はNG(No go

[0036]

【発明の効果】以上説明した様に、本発明によれば、シ ート抵抗を予め測定しておくことにより、従来の技術で は困難であった低温プロセス薄膜トランジスタのVth を予めわかることができ、Vthの制御及びLDD領域の 形成が容易になった。この為、電気特性が正確に制御さ れた低温多結晶シリコン等からなる薄膜トランジスタを 絶縁基板の大面積に渡って集積形成する事が容易にな る。従って、本発明を利用することにより大面積の基板 上に周辺駆動回路を一体化した高解像度の液晶ディスプ レイを実現できる。この様に、本発明の効果は絶大なも のがある。

【図面の簡単な説明】

【図1】本発明にかかる薄膜半導体装置製造方法の第1 実施形態を示す工程図

【図2】本発明の実施に用いられる大電流イオンインプ ランテーション装置の一例を示すブロック図

【図3】本発明の実施に用いられるイオンドーピング装 置の一例を示すブロック図

【図4】本発明にかかる薄膜半導体装置製造方法の第2 実施形態を示す工程図

【図5】本発明に従って作成された薄膜トランジスタの **閾電圧とドーズ量との関係を示すグラフ**

【図6】同じく本発明に従って作成された薄膜トランジ スタのゲート電圧/ドレイン電流特性を示すグラフ 【図7】同じく本発明に従って作成された薄膜トランジ スタのドーズ量とリーク電流との関係を示すグラフ 【符号の説明】

- 0 絶縁基板

10/16/2006, EAST Version: 2.0.3.0

3 ゲート絶縁膜

イオンビーム


4 ゲート電極


7 イオンシャワー

8 高濃度不純物領域


8 a 低濃度不純物領域

【図1】







【図3】



【図4】





フロントページの続き

(51) Int. Cl. 7 H O 1 L 21/336 識別記号

FI HO1L 29/78

テーマコード(参考)

612B 616A 627G

Fターム(参考) 5C094 AA05 AA14 AA43 BA03 BA27 BA43 CA19 EA04 EA07 EB02 JA08

5F052 AA02 AA11 BB07 DA02 DB02 DB03 EA15 FA06 JA01 JA02

JA04 JA10

5F110 AA08 AA16 BB02 CC02 CC08

DDO2 DD13 DD14 EE03 EE04

EE06 EE09 FF02 FF03 FF09

FF24 FF28 FF30 FF31 FF32

GG02 GG13 GG25 GG28 GG29

GG32 GG34 GG45 GG47 GG52

HJ01 HJ04 HJ12 HJ13 HJ23

HL05 HM15 NN03 NN12 NN23

NN24 NN25 PP01 PP03 PP35

QQ11 QQ12 QQ23 QQ30